

FIELD EFFECT TRANSISTOR AND MANUFACTURE THEREOF


Patent number: JP9064062
Publication date: 1997-03-07
Inventor: UNOSAWA HIROKIYO
Applicant: NEC CORP
Classification:
- international: H01L21/338; H01L29/812; H01L21/20; H01L29/205
- european:
Application number: JP19950211839 19950821
Priority number(s):

[Report a data error here](#)

Abstract of JP9064062

PROBLEM TO BE SOLVED: To enhance the mobility of electrons in a channel layer by setting the In composition in the channel layer to a specific value.

SOLUTION: The In composition of a channel layer 4 is set to 0.2 to 0.5 of prior art of the value near 0.47 of the largest mobility of electron, and the mobility of the electron in the layer 4 is enhanced. That is, since an undoped Ga0.5 In0.5 As is used for the layer 4, the mobility at the ambient temperature becomes higher value than prior art of 8000cm²/Vsec or more. Since both the compositions of the boundaries between an undoped graded layer 31 and a graded layer 5 and the layer 4 are Ga0.17 In0.83 P, the layer 4 becomes the state that a band gap is sandwiched between the layers having larger than about 0.7V.



Data supplied from the **esp@cenet** database - Patent Abstracts of Japan

Best Available Copy

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-64062

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. ⁶ H 01 L 21/338 29/812 21/20 29/205	識別記号 7376-4M	府内整理番号 F I H 01 L 29/80 21/20 29/205	技術表示箇所 B
---	-----------------	--	-------------

審査請求 有 請求項の数4 O.L (全6頁)


(21)出願番号 特願平7-211839	(71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22)出願日 平成7年(1995)8月21日	(72)発明者 宇野沢 浩精 東京都港区芝五丁目7番1号 日本電気株式会社内
	(74)代理人 弁理士 若林 忠

(54)【発明の名称】電界効果トランジスタ及びその製造方法

(57)【要約】

【課題】電子の移動度が低く、また、チャネル層内の電子の閉じ込め効果が悪く、シート電子濃度が低下してしまう。

【解決手段】半絶縁性GaAs基板1上にバッファ層2が形成され、バッファ層2上にGa_{0.52}In_{0.48}PからIn組成を徐々に上げられGa_{0.17}In_{0.83}Pまで組成が変化する第1のグレーディッド層であるアンドープグレーディッド層31が形成され、アンドープグレーディッド層31上にGa_{0.5}In_{0.5}Asのチャネル層4が形成され、チャネル層4上にGa_{0.17}In_{0.83}PからIn組成を徐々に下げられGa_{0.52}In_{0.48}Pまで組成が変化する第2のグレーディッド層であるグレーディッド層5が厚形成され、グレーディッド層5上にキャップ層6が厚形成され、さらに、キャップ層6上にソース電極、ドレイン電極及びゲート電極が形成されることにより構成されている。



【特許請求の範囲】

【請求項1】 半絶縁性GaAs基板と、該半絶縁性GaAs基板上に形成されGaAsに格子整合する高抵抗の半導体結晶からなるバッファ層と、該バッファ層上に該バッファ層から離れるに従ってIn組成を徐々に上げて形成された第1のグレーディッド層と、該第1のグレーディッド層上に形成されたチャネル層と、該チャネル層上に該チャネル層から離れるに従ってIn組成を徐々に下げて形成された第2のグレーディッド層と、該第2のグレーディッド層上に形成されたGaAsからなるキャップ層と、該キャップ層上に形成されたソース、ドレン及びゲートの各電極とを有してなる電界効果トランジスタにおいて、

前記チャネル層におけるIn組成は、0.2以上0.5以下であることを特徴とする電界効果トランジスタ。

【請求項2】 請求項1に記載の電界効果トランジスタにおいて、

前記第1のグレーディッド層及び前記第2のグレーディッド層の前記チャネル層との境界面におけるIn組成のそれは、前記第1のグレーディッド層及び前記第2のグレーディッド層の前記チャネル層との境界面におけるバンドギャップが前記チャネル層におけるバンドギャップよりも大きくなるような値であることを特徴とする電界効果トランジスタ。

【請求項3】 請求項1または請求項2に記載の電界効果トランジスタにおいて、

前記第1のグレーディッド層及び前記第2のグレーディッド層のうち少なくとも一方は、n型のドーピングが施された電子供給層を有することを特徴とする電界効果トランジスタ。

【請求項4】 半絶縁性GaAs基板上にGaAsに格子整合する高抵抗の半導体結晶からなるバッファ層を形成し、

該バッファ層上に該バッファ層から離れるに従ってIn組成を徐々に上げた第1のグレーディッド層を形成し、該第1のグレーディッド層上にチャネル層を形成し、該チャネル層上に該チャネル層から離れるに従ってIn組成を徐々に下げた第2のグレーディッド層を形成し、該第2のグレーディッド層上にGaAsからなるキャップ層を形成し、

該キャップ層上にソース、ドレン及びゲートの各電極を形成する電界効果トランジスタの製造方法において、前記各形成時における設定温度は、前記グレーディッド層におけるバンドギャップエネルギーが最小となる温度に対して±10°Cの範囲内であることを特徴とする電界効果トランジスタの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、InGaAsをチャネル層とした電界効果トランジスタ(FET)に関

し、特に、高周波で動作する電界効果トランジスタとその製造方法に関する。

【0002】

【従来の技術】図3は、従来の電界効果トランジスタの一構造例を示す断面図である。

【0003】本従来例は図3に示すように、GaAs基板501上にノンドープGaAsのバッファ層502が5000Å厚形成され、バッファ層502上にGaAsからIn組成を徐々に上げられ最上面においてはIn組成が0.15となっているノンドープGa_{1-y}In_yAsのグレーディッド層503が50Å厚形成され、グレーディッド層503上にSiが均一にドーピングされたn型Ga_{1-y}In_yAs(y=0.15, n=4×10¹⁸cm⁻³)からなるチャネル層504が50Å厚形成され、チャネル層504上にIn組成を0.15から徐々に下げられ最上面においてはGaAsとなっているGa_{1-y}In_yAsからなるグレーディッド層505が50Å厚形成され、グレーディッド層505上にGaAsキャップ層506が400Å厚形成され、キャップ層506上にゲート電極507、ソース電極508及びドレン電極509とがそれぞれ形成されることにより電界効果トランジスタが構成されている(特開平4-326734号公報参照)。

【0004】上記のように構成された電界効果トランジスタにおいては、電子の存在する領域が、チャネル層504だけでなくグレーディッド層503, 505に一部しみ出した状態で存在するので、電子は高い速度オーバーシュートを有し、低いソース抵抗、高いトランスクンダクタンスを得ることができる。

【0005】また、電子供給層にGaInPを用いた従来例として、アイ・イー・イー・エレクトロンデバイス レタース、第14巻8号406頁1993年(IEEE Electron Device Letters, VOL 14, NO. 8, p. p. 406-408, 1993)に開示されているように、GaAs基板上にアンドープGaAsバッファ層、アンドープIn_{0.25}Ga_{0.75}Asチャネル層がそれぞれ100Å厚、チャネル層上にn型In_{0.48}Ga_{0.52}P電子供給層(n=2×10¹⁸cm⁻³)が250Å厚それぞれ積層され、その上にn-GaAsキャップ層(n=2×10¹⁸cm⁻³)が積層された構造のものがある。

【0006】上記のように構成された電界効果トランジスタにおいては、室温での移動度が7000cm²/V·sec、シート電子濃度が1.5×10¹²cm⁻²であり、FET特性としては420mS/mmのトランスクンダクタンスを有するものである。

【0007】

【発明が解決しようとする課題】しかしながら、上述したような従来の電界効果トランジスタにおいては以下に記載するような問題点がある。

【0008】(1) 特開平4-326734号公報に記載されたものにおいて

電子の存在する領域がグレーディッド層に一部存在することにより電子が高い速度オーバーシュートを有するが、大半の電子がSiドーピングされたチャネル層に存在すること、グレーディッド層に電子の一部が存在するような構成であるためチャネル層の電子の閉じ込め効果が悪くなってしまうということ、及びGa_{1-y}In_yAs結晶における電子の移動度が最も大きくなるy=0.47(In組成)の状態に対してy=0.15の状態であること、からトランジスタの向上等の特性改善が困難となってしまう。

【0009】(2) 電子供給層にInGaPが用いられたものにおいて

格子定数を変化させることができるInGaPを用いながらGaAsに格子整合させた組成を用いていることによりInGaAsチャネル層のIn組成は0.25となっている。そのため、In組成がInGaAs結晶における電子の移動度が最も大きくなる0.47の状態に対して低くなってしまい、InGaAsの結晶が有する能力を十分引き出している。

【0010】本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、高い移動度を有する半導体結晶により構成される電界効果トランジスタを提供することを目的とする。

【0011】

【課題を解決するための手段】上記目的を達成するため本発明は、半絶縁性GaAs基板と、該半絶縁性GaAs基板上に形成されGaAsに格子整合する高抵抗の半導体結晶からなるバッファ層と、該バッファ層上に該バッファ層から離れるに従ってIn組成を徐々に上げて形成された第1のグレーディッド層と、該第1のグレーディッド層上に形成されたチャネル層と、該チャネル層上に該チャネル層から離れるに従ってIn組成を徐々に下げて形成された第2のグレーディッド層と、該第2のグレーディッド層上に形成されたGaAsからなるキャップ層と、該キャップ層上に形成されたソース、ドレン及びゲートの各電極とを有してなる電界効果トランジスタにおいて、前記チャネル層におけるIn組成は、0.2以上0.5以下であることを特徴とする。

【0012】また、前記第1のグレーディッド層及び前記第2のグレーディッド層の前記チャネル層との境界面におけるIn組成のそれぞれは、前記第1のグレーディッド層及び前記第2のグレーディッド層の前記チャネル層との境界面におけるバンドギャップが前記チャネル層におけるバンドギャップよりも大きくなるような値であることを特徴とする。

【0013】また、前記第1のグレーディッド層及び前記第2のグレーディッド層のうち少なくとも一方は、n型のドーピングが施された電子供給層を有することを特

徴とする。

【0014】また、半絶縁性GaAs基板上にGaAsに格子整合する高抵抗の半導体結晶からなるバッファ層を形成し、該バッファ層上に該バッファ層から離れるに従ってIn組成を徐々に上げた第1のグレーディッド層を形成し、該第1のグレーディッド層上にチャネル層を形成し、該チャネル層上に該チャネル層から離れるに従ってIn組成を徐々に下げた第2のグレーディッド層を形成し、該第2のグレーディッド層上にGaAsからなるキャップ層を形成し、該キャップ層上にソース、ドレン及びゲートの各電極を形成する電界効果トランジスタの製造方法において、前記各形成時における設定温度は、前記グレーディッド層におけるバンドギャップエネルギーが最小となる温度に対して±10°Cの範囲内であることを特徴とする。

【0015】(作用) 上記のように構成された本発明では、チャネル層におけるIn組成を、従来のものよりも高い0.2以上0.5以下としたので、最も大きな電子の移動度を示す値である0.47に近くなり、チャネル層内の電子の移動度が高くなる。

【0016】また、グレーディッド層のチャネル層との境界面におけるIn組成を、グレーディッド層のチャネル層との境界面におけるバンドギャップがチャネル層におけるバンドギャップよりも大きくなるような値としたことにより、チャネル層内への電子の閉じ込め効果が高まり、シート電子濃度が増加する。

【0017】

【発明の実施の形態】以下に、本発明の実施の形態について図面を参照して説明する。

【0018】(第1の実施の形態) 図1は、本発明の電界効果トランジスタの第1の実施の形態を示す断面図である。

【0019】本形態は図1に示すように、有機金属気相成長法(以下、「MOVPE法」と称す)により半絶縁性GaAs(100)基板1上にアンドープGaAs(バックグラウンド濃度p≤2×10⁻¹⁵cm⁻³)3000Å厚及びアンドープAl_{0.2}Ga_{0.8}As(バックグラウンド濃度p≤3×10⁻¹⁵cm⁻³)1000Å厚からなるバッファ層2が形成され、バッファ層2上にGaAsに格子整合するアンドープでGa_{0.52}In_{0.48}PからIn組成を徐々に上げられGa_{0.17}In_{0.83}Pまで組成が変化する第1のグレーディッド層であるアンドープグレーディッド層31が500Å厚形成され、アンドープグレーディッド層31上にアンドープGa_{0.5}In_{0.5}Asのチャネル層4が130Å厚形成され、チャネル層4上にGa_{0.17}In_{0.83}PからIn組成を徐々に下げられGa_{0.52}In_{0.48}Pまで組成が変化する第2のグレーディッド層であるグレーディッド層5が500Å厚形成され、グレーディッド層5上にn-GaAs(Siドープ、n=3×10¹⁸cm⁻³)のキャップ層6が800Å

厚形成され、さらに、キャップ層106上にソース、ドレイン電極となるオーミック電極(不図示)が形成され、形成されたソース電極とドレイン電極間のキャップ層106の一部においてエッティングによるリセス形成が施され、ゲート電極(不図示)が形成されることにより構成されている。また、グレーディッド層5は、チャネル層4上にアンドープ層51が20Å厚形成され、アンドープ層51上にn=3×10¹⁸cm⁻³の電子供給層52が150Å形成され、電子供給層52上にn=1×10¹⁷cm⁻³のSiドーピングが行われたドープ層53が330Å厚形成されることにより構成されている。

【0020】ここで、上記構成においては、バッファ層2とアンドープグレーディッド層31との境界面及びドープ層53とキャップ層6との境界面における格子不整合度がGaAsの格子定数に対して±0.2%以内の範囲に含まれるようになっている。

【0021】上記のように構成された電界効果トランジスタにおいては、チャネル層4にアンドープGa_{0.5}In_{0.5}Asが用いられているため、室温での移動度が8000cm²/V·sec以上という従来よりも高い値となり、また、アンドープグレーディッド層31及びグレーディッド層5のチャネル層4との境界面の組成が両方ともGa_{0.17}In_{0.83}Pであるため、チャネル層4はバンドギャップが約0.7eV大きい層に挟まれている状態となる。そのため、従来よりもバンドギャップ差が大きくなり、電子の閉じ込め効果が高くなっているシート電子濃度が増加する。この結果、電界効果トランジスタとしては、大きなトランスコンダクタンス(gm)を有することとなる。

【0022】(第2の実施の形態)図2は、本発明の電界効果トランジスタの第2の実施の形態を示す断面図である。

【0023】本形態は図2に示すように、MOVPE法により半絶縁性GaAs(100)基板101上にアンドープGaAs(バックグラウンド濃度P≤2×10⁻¹⁵cm⁻³)3000Å厚及びアンドープAl_{0.2}Ga_{0.8}As(バックグラウンド濃度P≤3×10⁻¹⁵cm⁻³)1000Å厚からなるバッファ層102が形成され、バッファ層2上にGaAsに格子整合するアンドープでGa_{0.52}In_{0.48}PからIn組成を徐々に上げられGa_{0.37}In_{0.63}Pまで組成が変化する第1のグレーディッド層であるグレーディッド層103が400Å厚形成され、グレーディッド層103上にアンドープGa_{0.65}In_{0.35}Asのチャネル層104が130Å厚形成され、チャネル層104上にGa_{0.37}In_{0.63}PからIn組成を徐々に下げられGa_{0.52}In_{0.48}Pまで組成が変化する第2のグレーディッド層であるグレーディッド層105が400Å厚形成され、グレーディッド層105上にn-GaAs(Siドープ、n=3×10¹⁸cm⁻³)のキャップ層106が800Å厚形成され、さら

に、キャップ層106上にソース、ドレイン電極となるオーミック電極(不図示)が形成され、形成されたソース電極とドレイン電極間のキャップ層106の一部においてエッティングによるリセス形成が施され、ゲート電極(不図示)が形成されることにより構成されている。また、グレーディッド層103は、バッファ層102上にアンドープグレーディッド層131が340Å厚形成され、アンドープグレーディッド層131上にn=3×10¹⁸cm⁻³の電子供給層132が40Å厚形成され、電子供給層132上にアンドープ層133が20Å厚形成されることにより構成されており、グレーディッド層105は、チャネル層104上にアンドープ層151が20Å厚形成され、アンドープ層151上にn=3×10¹⁸cm⁻³の電子供給層152が30Å厚形成され、電子供給層152上にn=1×10¹⁷cm⁻³のSiドーピングが行われたドープ層153が350Å厚形成されることにより構成されている。

【0024】ここで、上記構成においては、バッファ層102とアンドープグレーディッド層131との境界面及びドープ層153とキャップ層106との境界面における格子不整合度がGaAsの格子定数に対して±0.2%以内の範囲に含まれるようになっている。

【0025】上記のように構成された電界効果トランジスタにおいては、グレーディッド層103及び105におけるIn組成の傾斜が第1の実施の形態において示したものと同様で、かつ、グレーディッド層103及び105のチャネル層104との境界面におけるIn組成が、第1の実施の形態において示したものよりも少なくなっているため、グレーディッド層103及び105の厚さが、第1の実施の形態において示したものよりも薄くなり、チャネル層104とキャップ層106上に形成されたゲート電極との距離が短くなっている。これは、チャネル層104の両側に電子供給層132及び152が存在するため、グレーディッド層103及び105の厚さが第1の実施の形態に示したものと同じであると、ピンチオフ性が悪化してしまうためである。またこれにより、チャネル層104のIn組成も格子歪と臨界膜厚の規制から小さくなる。

【0026】また、チャネル層104の両側に電子供給層132及び152が形成されているので、第1の実施の形態において示したものよりも大きなシート電子濃度が得られ、さらに、チャネル層104とグレーディッド層103及び105とのバンドギャップ差が0.7eV程度となることから電子の閉じ込めが十分に行われ、600mA/mm以上の大きな最大ドレン電流を有する高出力型の電界効果トランジスタを得ることができる。

【0027】なお、上記の電界効果トランジスタの形成におけるMOVPE法による結晶成長を行う際の設定温度は、GaAsに格子整合するGa_{0.52}In_{0.48}Pのバンドギャップエネルギーの成長温度依存性が、V族/III

族比のもとで最小となる温度の±10°C以内の範囲とされる。

【0028】また、グレーディッド層103及び105の形成においては、以下に示すような成長条件確認が行われる。

【0029】まず、GaAs基板上における $Ga_{0.52}In_{0.48}P$ 結晶の成長から成長速度が求められ、所望の成長速度になるようにIII族供給量が調整される。

【0030】次に、GaInP結晶の成長が所望の成長速度になるように調整されたInP供給量におけるInP基板上でのInP結晶の成長から成長速度が求められる。

【0031】上述した2つの条件からグレーディッド層成長時の原料供給の割合を決めることができる。

【0032】この際、グレーディッド層の組成が直線的に変化するようにIII族原料の流量が決められるとともに、グレーディッド層成長中のV族/III族比が一定に保たれるようにV族の流量が設定される。

【0033】

【発明の効果】本発明は、以上説明したように構成されているので以下に記載するような効果を奏する。

【0034】請求項1に記載のものにおいては、チャネル層におけるIn組成を0.2以上0.5以下としたため、チャネル層におけるIn組成が従来のものよりも高くなり、チャネル層内における電子の移動度を高めることができる。

【0035】請求項2に記載のものにおいては、第1のグレーディッド層及び第2のグレーディッド層のチャネ

ル層との境界面におけるIn組成のそれぞれを、第1のグレーディッド層及び第2のグレーディッド層のチャネル層との境界面におけるバンドギャップがチャネル層におけるバンドギャップよりも大きくなるような値としたため、チャネル層内への電子の閉じ込め効果が高まり、シート電子濃度を増加させることができる。

【0036】請求項4に記載のものにおいては、形成時における設定温度を、グレーディッド層におけるバンドギャップエネルギーが最小となる温度に対して±10°Cの範囲内としたため、良好な素子を得ることができる。

【図面の簡単な説明】

【図1】本発明の電界効果トランジスタの第1の実施の形態を示す断面図である。


【図2】本発明の電界効果トランジスタの第2の実施の形態を示す断面図である。

【図3】従来の電界効果トランジスタの一構造例を示す断面図である。


【符号の説明】

- 1, 101 半絶縁性GaAs基板
- 2, 102 バッファ層
- 5, 103, 105 グレーディッド層
- 4, 104 チャネル層
- 6, 106 キャップ層
- 31, 131 アンドープグレーディッド層
- 51, 133, 151 アンドープ層
- 52, 132, 152 電子供給層
- 53, 153 ドープ層

【図1】



【図2】



【図3】

